為提高開(kāi)關(guān)電源的功率密度，電源工程師首先想到的辦法是選擇開(kāi)關(guān)頻率更高的MOSFET，通過(guò)提高開(kāi)關(guān)速度可以顯著地減小輸出濾波器體積，從而在單位體積內(nèi)可實(shí)現(xiàn)更高的功率等級(jí)。但是隨著開(kāi)關(guān)頻率的提高，會(huì)帶來(lái)EMI特性的惡化，必須采取有效的措施改善電路的EMI特性

開(kāi)關(guān)電源的功率MOSFET安裝在印制電路板上，由于印制電路板上MOSFET走線和環(huán)路存在雜散電容和寄生電感，開(kāi)關(guān)頻率越高，這些雜散電容和寄生電感更加不能夠忽略。由于MOSFET上的電壓和電流在開(kāi)關(guān)時(shí)會(huì)快速變化，快速變化的電壓和電流與這些雜散電容和寄生電感相互作用，會(huì)導(dǎo)致電壓和電流出現(xiàn)尖峰，使輸出噪聲明顯增加，影響系統(tǒng)EMI特性。

1 降低開(kāi)關(guān)電源之MOSFET的dv/dt，可以采取以下有效措施：
較高的Cds可以降低dv/dt并降低Vds過(guò)沖；但是較高的Cds會(huì)影響轉(zhuǎn)換器的效率?？梢允褂镁哂休^低擊穿電壓和低導(dǎo)通電阻的MOSFET（這類MOSFET的Cds也較小）。但是如果考慮噪聲輻射，則需要使用較大的諧振電容（Cds）。因此提高Cds則需要權(quán)衡EMI和效率兩者的關(guān)系；

較高的Cgd實(shí)質(zhì)上增加了MOSFET在米勒平臺(tái)的持續(xù)時(shí)間，可以降低dv/dt。但這會(huì)導(dǎo)致增加開(kāi)關(guān)損耗，從而降低開(kāi)關(guān)電源之MOSFET效率并且會(huì)提高其溫升。提高Cgd，需要驅(qū)動(dòng)電流也會(huì)大幅增加，驅(qū)動(dòng)器可能會(huì)因瞬間電流過(guò)大而燒毀；建議不要輕易添加Cgd；在柵極處添加外部Cgs電容，但很少使用此方法，因?yàn)樵黾訓(xùn)艠O電阻Rg相對(duì)更簡(jiǎn)單。效果是相同的。

2 降低開(kāi)關(guān)電源之電路中di/dt，可通過(guò)下面措施進(jìn)行改進(jìn)：
增加高頻電容減小環(huán)路面積
我們可以采取措施減小高頻電位跳變點(diǎn)的PCB環(huán)路面積。增加高頻高壓直流電容C_IP是減少開(kāi)關(guān)電源之PCB環(huán)路面積和分離高頻和低頻兩個(gè)部分回路有效措施。

合理增加磁珠抑制高頻電流
為了額外降低di/dt，可以在電路中增加已知的電感，以抑制高頻段的電流尖峰和振蕩。已知的電感與雜散電感串聯(lián)，所以總電感值在設(shè)計(jì)者已知的電感范圍內(nèi)。鐵氧體磁珠就是很好的高頻電流抑制器，它在預(yù)期頻率范圍內(nèi)變?yōu)殡娮?，并以熱的形式消散噪聲能量?