串擾在開關電源之PCB設計中，串擾問題是另一個值得關注的問題。在一個開關電源之PCB中相鄰的三對并排信號線間的串擾區(qū)域及關聯的電磁區(qū)。當信號線間的間隔太小時，信號線間的電磁區(qū)將相互影響，從而導致信號的變化就是串擾。

串擾可以通過增加信號線間距解決。然開關電源之PCB 設計者通常受制于日益緊縮的布線空間和狹窄的信號線間距；由于在設計中沒有更多的選擇，從而不可避免的在設計中引入一些串擾問題。

通常業(yè)界認可的規(guī)則是 3W 規(guī)則，即相鄰信號線間距至少應為信號線寬度的 3 倍。但是，實際工程應用中可接受的信號線間距依賴于實際的應用、工作環(huán)境及設計冗余等因素。
信號線間距從一種情況轉變成另一種以及每次的計算。因此，當串擾問題不可避免時，就應該對串擾定量化。

依據實際應用選擇去耦電容，很多開關電源之pcb設計者會選擇表貼電容在盡可能靠近電源引腳，而容值應大到足夠為可預見的電源噪聲提供一條低阻對地通路。

采用退耦電容通常會遇到的問題是不能將退耦電容簡單的當成電容。有以下幾種情況：
a、 電容的封裝會導致寄生電感;   b、 電容會帶來一些等效電阻;
c、 在開關電源引腳和退耦電容間的導線會帶來一些等效電感;
d、 在地引腳和地平面間的導線會帶來一些等效電感。
由此而引發(fā)的效應：
a、 電容將會對特定的頻率引發(fā)共振效應和由其產生的網絡阻抗對相鄰頻段的信號造成更大的影響;
b、 等效電阻（ESR）還將影響對高速噪聲退耦所形成的低阻通路。